

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2000-058770
(43)Date of publication of application : 25.02.2000

(51)Int.Cl. H01L 27/10
H01G 4/33
H01L 21/28
H01L 27/04
H01L 21/822
H01L 27/108
H01L 21/8242
// H01L 29/92

(21)Application number : 11-179995 (71)Applicant : HYUNDAI ELECTRONICS IND CO LTD
(22)Date of filing : 25.06.1999 (72)Inventor : REN SHOSHIN

(30)Priority
Priority number : 98 9824726 Priority date : 29.06.1998 Priority country : KR

(54) FORMATION OF CAPACITOR FOR SEMICONDUCTOR DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a method for forming a capacitor for a semiconductor device which can prevent the generation of gas cavities on the surface of a ferroelectric thin film when forming the ferroelectric thin film by spin coating or LSMCD using an organic solvent.

SOLUTION: A method for forming a capacitor for a semiconductor device which can improve the surface characteristics of a ferroelectric thin film in the manufacture of a semiconductor device, This method includes a first stage for forming a lower electrode of a capacitor, a second stage for forming a ferroelectric thin film on the lower electrode using metal organic substance dissolved with an organic solvent, a third stage for conducting a baking process for volatilizing the organic solvent, a fourth stage for conducting a rapid heat treatment for removing the organic substance bonded with the constituent elements of the ferroelectric thin film, a fifth stage for heat treatment for crystallizing the ferroelectric thin film, and a sixth stage for forming an upper electrode of the ferroelectric thin film.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision]

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開2000-58770

(P2000-58770A)

(43)公開日 平成12年2月25日 (2000.2.25)

(51)Int.Cl ⁷	識別記号	F I	マークコード(参考)
H 01 L 27/10	4 5 1	H 01 L 27/10	4 5 1
H 01 G 4/33		21/28	3 0 1 R
H 01 L 21/28	3 0 1	29/92	Z
27/04		H 01 G 4/06	1 0 2
21/822		H 01 L 27/04	C

審査請求 未請求 請求項の数 9 OL (全 4 頁) 最終頁に続く

(21)出願番号	特願平11-179995	(71)出願人	591024111 現代電子産業株式会社 大韓民国京畿道利川市夫鉢邑牙美里山136 -1
(22)出願日	平成11年6月25日 (1999.6.25)	(72)発明者	廉 勝振 大韓民国京畿道利川市夫鉢邑牙美里山136 -1 現代電子産業株式会社内
(31)優先権主張番号	1998-24726	(74)代理人	100065215 弁理士 三枝 英二 (外8名)
(32)優先日	平成10年6月29日 (1998.6.29)		
(33)優先権主張国	韓国 (KR)		

(54)【発明の名称】 半導体装置のキャバシターの形成方法

(57)【要約】

【課題】有機物溶剤を用いてスピンドルコートィング又はLSMC方法で強誘電体薄膜を形成する場合において強誘電体薄膜の表面に気孔の発生を防止できる半導体装置のキャバシターの形成方法を提供する。

【解決手段】本発明は、半導体装置製造分野に關し、特に強誘電体薄膜の表面特性を向上させることができる半導体装置のキャバシターの形成方法に関するものであり、キャバシターの下部電極を形成する第1段階と、上記下部電極上に有機溶剤に溶解した金属有機物を使用して強誘電体薄膜を形成する第2段階と、上記有機溶剤を揮発させるための焼付け工程を実施する第3段階と、上記強誘電体薄膜の構成元素と結びついた有機物を除去するための急速熱処理を実施する第4段階と、上記強誘電体薄膜を結晶化するために熱処理する第5段階と、上記強誘電体薄膜上に上部電極を形成する第6段階とを含む。

【特許請求の範囲】

【請求項1】半導体装置のキャパシター形成方法において、キャパシターの下部電極を形成する第1段階と、上記下部電極上に、有機溶剤に溶解した金属有機物を使用して強誘電体薄膜を形成する第2段階と、上記有機溶剤を揮発させるための焼付け工程を実施する第3段階と、上記強誘電体薄膜の構成元素と結びついた有機物を除去するための急速熱処理を実施する第4段階と、上記強誘電体薄膜を結晶化するために熱処理する第5段階と、

上記強誘電体薄膜上に上部電極を形成する第6段階とを含む半導体装置のキャパシターの形成方法。

【請求項2】上記第2段階ないし上記第4段階からなる一連の過程を少なくとも一度実施する請求項1記載の半導体装置のキャパシターの形成方法。

【請求項3】上記第2段階で、スピンドルコーティング(spin coating)法又はLSMCD(liquid source mixed chemical deposition)法で複層灰チタン石構造のSBT(SrBi₂Ta₂O₉)、SBTN(SrBi₂(Ta,Nb_{1-x}O₉))、Bi₂Ti₂O₅などの強誘電体薄膜を形成する請求項2記載の半導体装置のキャパシターの形成方法。

【請求項4】上記第2段階で、上記強誘電体薄膜を500Åないし2000Å厚さで形成する請求項3記載の半導体装置のキャパシターの形成方法。

【請求項5】上記第3段階は、150°Cないし200°Cの温度の加熱板(hot plate)で1分間ないし3分間1次焼付け工程を実施する第7段階と、200°Cないし300°Cの温度の加熱板で1分間ないし5分間2次焼付け工程を実施する第8段階とを含む請求項3記載の半導体装置のキャパシターの形成方法。

【請求項6】上記第4段階は、酸素雰囲気で400°Cないし500°Cの温度で10秒間ないし30秒間1次急速熱処理工程を実施する第9段階と、酸素雰囲気で650°Cないし900°Cの温度で10秒間ないし60秒間2次急速熱処理工程を実施して結晶核を形成する第10段階とを含む請求項5記載の半導体装置のキャパシターの形成方法。

【請求項7】上記第5段階は、酸素雰囲気で600°Cないし850°Cの温度でファーニスアニーリング(furnace anneal)工程を実施する請求項6記載の半導体装置のキャパシターの形成方法。

【請求項8】上記第4段階は、酸素雰囲気で400°Cないし500°Cの温度で10秒間ないし30秒間急速熱処理工程を実施する請求項5記載

の半導体装置のキャパシターの形成方法。

【請求項9】上記第5段階は、酸素雰囲気で650°Cないし800°Cの温度で10秒間ないし60秒間急速熱処理工程を実施する請求項8記載の半導体装置のキャパシターの形成方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、半導体装置製造分野に関する。特に、強誘電体薄膜の表面特性を向上させることができる半導体装置のキャパシターの形成方法に関する。

【0002】

【従来技術】FeRAM(ferroelectric random access memory)におけるキャパシターの誘電膜では、PZT(PbZr_{1-x}Ti_xO₃)、SBT(SrBi₂Ta₂O₉)、SBTN(SrBi₂(Ta,Nb_{1-x}O₉))、Bi₂Ti₂O₅などの強誘電体薄膜が利用されている。

【0003】一般的の薄膜形成方法としては、スパッタリング(sputtering)、MOCVD(metal organic chemical vapor deposition)、LSMCD(liquid source mixed chemical deposition)、ソルゲル(sol-gel)、MOD(metal organic deposition)又はスピンドルコーティング(spin coating)方法などがある。このうち、スパッタリング又はMOCVDを利用した強誘電体薄膜形成方法は、素子製造工程において十分実用化する段階にまで至っていないのが実情である。

【0004】従って、造成調節が容易なMOD溶液を利用したスピンドルコーティング又はLSMCD方法で強誘電体薄膜が形成されるが、このようなスピンドルコーティング又はLSMCD方法が利用される場合には有機物の除去のための焼付け(bake)工程が必要となる。

【0005】現在、複層(bi layered)灰チタン石(perovskite)構造のSBT(SrBi₂Ta₂O₉)、SBTN(SrBi₂(Ta,Nb_{1-x}O₉))、Bi₂Ti₂O₅などを蒸着するための主溶剤(solvent)としてキシレン(xylene)、オクタン(octane)、n-ブチルアセテート(n-butylacetate)などが利用される。このようなMOD溶液を利用して強誘電体薄膜を形成した後、強誘電体薄膜上に残留する溶剤を除去するために300°C以下の温度で焼付け工程を実施する。

【0006】しかし、焼付け工程で強誘電体薄膜の構成元素であるBi、Ta、Sr、Nbなどと化学的に結合した有機物は完全に除去されず、強誘電体薄膜の表面に残留する。これにより、結晶化のための後続ファーニスアニーリング(furnace annealing)工程で気孔が発生して薄膜表面の粗さ(roughness)が増加するという問題が生じる。このような薄膜表面の粗さは、以後に強誘電体薄膜上に上部電極を蒸着する際に強誘電体薄膜と上部電極の間に不良の接触を誘発することがあり、これは結果として下部電極と上部電極の間に短絡(short)が発生する

原因となり、以後の感光膜パターンの形成工程又は蝕刻工程の妨害要因として作用する。

【0007】

【発明が解決しようとする課題】上記のような問題点を解決するために案出された本発明は、特に、有機溶剤を用いてスピンドルコーティング又はLSMCD方法で強誘電体薄膜を形成する場合において、強誘電体薄膜の表面の気孔の発生を防止できる半導体装置のキャパシターの形成方法を提供することを主目的とする。

【0008】

【課題を解決するための手段】本発明者は、従来技術の問題点に鑑みて鋭意研究した結果、特定の工程からなる方法により上記目的を達成できることを見出した。

【0009】すなわち、本発明は、キャパシターの下部電極を形成する第1段階と、上記下部電極上に有機溶剤に溶解された金属有機物を使用して強誘電体薄膜を形成する第2段階と、上記有機溶剤を揮発させるための焼付け工程を実施する第3段階と、上記強誘電体薄膜の構成元素と結びついた有機物を除去するための急速熱処理を実施する第4段階と、上記強誘電体薄膜を結晶化するために熱処理する第5段階と、上記強誘電体薄膜上に上部電極を形成する第6段階とを含む半導体装置のキャパシター形成方法に係るものである。

【0010】また、本発明は、特に複層(bi layered)灰チタン石(Perovskite)構造のSBT(SrBi₂Ta₂O₉)、SBTN(SrBi₂(Ta_xNb_{1-x}O₉))、Bi₄Ti₃O₁₂などをスピンドルコーティング又はLSMCD方法で形成し、焼付け工程を実施して溶剤を除去した後、強誘電体薄膜の構成元素に結びついた有機物を離すための急速熱処理工程を実施した後、結晶化のための熱処理工程を実施することを特徴とする形成方法に係るものである。

【0011】

【発明の実施の形態】以下、本発明が属する技術分野で通常の知識を有する者が本発明の技術的思想を容易に実施できる程度に本発明を詳細に説明する。

【0012】まず、ワードライン及びピットラインなどの下部構造の形成が完了された半導体基板上にキャパシターの下部電極を形成し、有機金属原料が溶解した溶剤を利用して下部電極上にLSMCD又はスピンドルコーティング方法で強誘電体薄膜を形成する。上記強誘電体薄膜は複層灰チタン石構造のSBT(SrBi₂Ta₂O₉)、SBTN(SrBi₂(Ta_xNb_{1-x}O₉))、Bi₄Ti₃O₁₂などが望ましく、約500Åないし200Å厚さで形成する。

【0013】次いで、150°Cないし200°Cの温度の加熱板(hot plate)で1分間ないし3分間1次焼付け工

程を実施して主溶剤を揮発させ、200°Cないし300°Cの温度の加熱板で1分間ないし5分間2次焼付け工程を実施して残留溶剤を揮発させる。

【0014】次に、上記薄膜を結晶化させるための熱処理工程を実施する。熱処理工程は、例えば図1に示すように、2段階で実施される。まず、酸素雰囲気で400°Cないし500°Cの温度で10秒間ないし30秒間1次急速熱処理工程を実施して薄膜の構成元素と結合している有機物の結合を離して除去させた後、酸素雰囲気で650°Cないし900°Cの温度で10秒間ないし60秒間2次急速熱処理工程を実施して微細な結晶核を形成する。

【0015】上記強誘電体薄膜の形成工程、1・2次焼付け工程そして1・2次急速熱処理工程でなる一連の工程を多数回実施して所望の厚さの強誘電体薄膜を形成することができる。

【0016】次いで、酸素雰囲気で600°Cないし850°Cの温度でファーニスアニーリング(furnace annealing)を実施して強誘電体薄膜を結晶化させる。このようなファーニスアニーリング工程は、上記2次急速熱処理工程で温度及び時間を適切に調節して強誘電体薄膜を結晶化した場合には省略できる。ファーニスアニーリング工程を省略できる2次急速熱処理工程の温度及び時間は、650°Cないし800°C及び10秒ないし60秒が適当である。

【0017】次に、結晶成長が完了された強誘電体薄膜上にキャパシターの上部電極を形成する。

【0018】以上で説明した本発明は前述した実施例及び添付された図面により限定されることなく、本発明の技術的思想を逸脱しない範囲内で色々な置換、変形及び変更が可能であることは本発明が属する技術分野で通常の知識を有する者にとって明白である。

【0019】


【発明の効果】本発明によれば、金属有機物が溶解した溶液を使用して強誘電体薄膜を形成する場合、焼付け工程後にも強誘電体薄膜の構成元素と結びついて残留する有機物を急速熱処理して除去することによって、以後の結晶化のための熱処理工程で強誘電体薄膜の表面に気孔が発生することを防止できる。

【0020】従って、薄膜表面の粗さを減少させることができて上部電極の蒸着後短絡が発生することを防止でき、引き焼き実施される感光膜パターンの形成工程及び蝕刻工程を容易に実施できる。

【図面の簡単な説明】

【図1】本発明に係るキャパシターの形成工程における急速熱処理段階の一例を示すグラフである。

【図1】



フロントページの続き

(51) Int.Cl.
H 01 L 27/108
21/8242
// H 01 L 29/92

識別記号

F I
H 01 L 27/10

651

テーマコード(参考)